Việc không thể tiếp cận máy quang khắc EUV khiến nhiều người cho rằng các công ty Trung Quốc sẽ không thể tạo ra các chip cao cấp với tiến trình công nghệ nhỏ hơn 7nm. Thế nhưng hãng Huawei vừa công bố bằng sáng chế mới với mã số CN119301758A đã cho thấy khả năng chế tạo được chip 2nm mà không cần đến công nghệ EUV, mà bằng chính các máy quang khắc DUV cũ.

Thông thường, điều này được cho là không thể khi các nhà sản xuất chip dùng máy DUV phải đối mặt lỗi đặt cạnh, hay còn gọi là EPE (Edge Placement Error) khi muốn thu nhỏ khoảng cách giữa các dây dẫn kim loại (metal pitch) xuống dưới mức 21 nm. Đây là sai số xảy ra khi máy quang khắc không thể căn chỉnh chính xác các lớp chồng lên nhau do giới hạn vật lý của bước sóng ánh sáng.

Cải tiến quy trình sản xuất cũ để tạo ra thiết bị mới

Thay vì cố gắng cải thiện độ chính xác của máy DUV, điều gần như bất khả thi về mặt vật lý, Huawei đã chọn một hướng đi hoàn toàn khác. Điểm đột phá đầu tiên trong bằng sáng chế là kỹ thuật tích hợp kim loại chia tách. Khác với phương pháp truyền thống khi các hãng tạo tất cả dây dẫn kim loại trong cùng một quy trình, Huawei chia thành hai giai đoạn hoàn toàn riêng biệt.

Để hiểu rõ sự khác biệt mang tính kỹ thuật này, chúng ta cần nhìn lại cách thức vận hành của quy trình SAQP tiêu chuẩn trước đây, nơi các kỹ sư thường tạo ra các khung xương và lớp đệm để nhân bản mật độ đường mạch, sau đó thực hiện khắc rãnh và phủ kim loại trong một chu trình đồng nhất.

Điểm yếu chí tử của phương pháp truyền thống này khi áp dụng cho các node 2nm nằm ở bước “cắt” đường mạch (Block Mask); do mật độ quá dày đặc, bất kỳ sự rung lắc hay sai lệch nhỏ nào của máy quang khắc DUV khi định vị điểm cắt cũng sẽ dẫn đến việc chạm nhầm sang dây dẫn lân cận, gây ra lỗi đặt cạnh (EPE) không thể khắc phục.

Khắc phục nhược điểm này, Huawei đã thiết kế lại quy trình bằng cách không xử lý tất cả các dây dẫn cùng một lúc mà chia chúng thành hai nhóm riêng biệt xen kẽ nhau, tạm gọi là nhóm Kim loại A và nhóm Kim loại B, thông qua một cơ chế “khuôn đúc thế thân” cực kỳ phức tạp.

Trong giai đoạn đầu, họ vẫn áp dụng quy trình kỹ thuật SAQP thông thường bằng việc tạo ra các lớp đệm chồng lên nhau tương tự như hình ảnh trên, sau đó rút bỏ một số lớp đệm cụ thể để tạo thành khe hở. Nhưng đến bước (j) trong hình, sau khi tạo ra các vách ngăn có sọc trắng như hình – thay vì để trống và chiếu tia khắc sâu xuống dưới như thông thường – Huawei sẽ đổ Kim loại thứ nhất (hay Kim loại A) và các khoảng trống giữa vách ngăn đó.

Tiếp đó, các vách ngăn sọc trắng này sẽ tiếp tục được loại bỏ để tạo thành các khe hở mới để đổ kim loại dẫn điện thứ hai (hay Kim loại B) có thể là một loại oxide vào. Do trước đó lớp vách sọc trắng đó ôm sát lấy khối màu xanh như trong hình vẽ trên, nên khi thay thế các khối này bằng những loại kim loại dẫn điện A và B, vị trí của chúng sẽ nằm xen kẽ và trùng khớp một cách hoàn hảo với nhau mà không cần máy quang khắc căn chỉnh.

Trước đó, trong bước (h) hoặc (i) ở quy trình kỹ thuật SAQP nói trên, Huawei bổ sung thêm một lớp đệm nữa vào khoảng trống giữa vách ngăn sọc chéo (đây chính là lớp đệm thứ 5 được nhắc tới trong bằng sáng chế của Huawei). Lớp đệm này đóng vai trò như chất cách điện nằm giữa Kim loại A và B sau khi tạo thành ở các bước sau.

Kết quả là hai nhóm dây dẫn kim loại được xen kẽ vào nhau với mật độ cực cao nhưng được hình thành trong hai thời điểm khác nhau và được bảo vệ bởi 2 loại vật liệu hóa học khác nhau. Sự khác biệt về vật liệu này tạo nên một cơ chế tự căn chỉnh cực kỳ thông minh. Ví dụ, khi cần khoan một lỗ thông vào dây kim loại thứ hai (khoan tạo Via), kỹ sư sẽ sử dụng hóa chất chỉ có khả năng ăn mòn oxide mà không tác động đến nitride.

Nếu máy quang khắc DUV bị lệch và mũi khoan plasma bắt đầu nghiêng sang dây kim loại thứ nhất bên cạnh, nó sẽ gặp phải lớp nitride và bị chặn lại ngay lập tức. Hóa chất không thể phản ứng với nitride nên mũi khoan sẽ tự động “trượt” về đúng vị trí ban đầu. Đây chính là lý do Huawei gọi đây là cơ chế tự căn chỉnh hoàn toàn (Fully Self-Aligned Via – FSAV).

Như vậy Huawei đã chuyển bài toán từ lĩnh vực quang học sang lĩnh vực hóa học. Thay vì phụ thuộc vào độ nét của tia sáng như cách truyền thống, độ chính xác của chip bây giờ phụ thuộc vào khả năng chọn lọc của phản ứng hóa học. Các kỹ thuật lắng đọng hóa học như CVD hay ALD có thể kiểm soát độ dày của các lớp màng mỏng với độ chính xác đến từng nguyên tử, điều mà ánh sáng quang khắc không thể làm được.

Chính nhờ sự chuyển đổi này mà Huawei có thể tạo ra các sợi dây dẫn kim loại siêu nhỏ với khoảng cách giữa chúng (metal pitch) nhỏ hơn 21nm (tương đương quy trình chip 2nm của TSMC) mà vẫn chỉ cần máy DUV.

Những nhược điểm cố hữu không thể vượt qua

Tất nhiên, giải pháp của Huawei không phải là không có nhược điểm. Trong khi kỹ thuật cũ chỉ cần bốn đến 6 bước quang khắc, quy trình sản xuất mới của Huawei phức tạp hơn gấp nhiều lần khi phải thực hiện hơn 10 bước xử lý cùng với việc sử dụng 5 lớp đệm khác nhau, khiến thời gian sản xuất mỗi con chip tăng lên đáng kể.

Từ góc độ kỹ thuật, các chuyên gia đã chỉ ra 3 rủi ro lớn nhất. Thứ nhất là sự tích lũy của biến thiên kích thước tới hạn qua nhiều bước tạo lớp đệm. Mỗi lần phủ một lớp đệm mới, sẽ có một lượng nhỏ sai số về độ dày hoặc độ đồng đều, và khi những sai số này chồng chất lên nhau qua năm lớp khác nhau, chúng có thể tạo ra độ lệch đáng kể khiến chip hoạt động không đúng cách.

3ộ điều khiển nhiệt độ PID REX-C100, với cặp nhiệt

Giới thiệu về sản phẩm này Độ chính xác đo: + / - 0,5% FS Dung sai bù đầu lạnh: + /- 2 độ C (có thể được sửa đổi bằng phần mếm trong 0 ~ 50 độ C) Độ phân giải: 14 bit Chu ky lấy mẫu: 0,5 giây Quyền lực: AC 100-240V 50 / 60HZ Giá trị quá trình (PV), Giá trị cài đặt (SV) <iểm soát PIN (bao gồm ON / OFF, PID loại bước và PID liêr tỤc) Điều khiển tự điều chỉnh Đầu ra rơ le: công suất tiếp xúc 250V AC 3A (tải điện

Thách thức thứ hai nằm ở việc duy trì độ chọn lọc ăn mòn giữa các loại vật liệu mặt nạ cứng khác nhau. Mặc dù lý thuyết cho rằng hóa chất chỉ ăn mòn oxide mà không chạm vào nitride, trong thực tế luôn có một lượng nhỏ phản ứng chéo xảy ra. Qua nhiều bước xử lý, những phản ứng không mong muốn này có thể làm suy yếu lớp bảo vệ hoặc tạo ra các khuyết tật vi mô.

Vấn đề thứ ba liên quan đến quá trình đánh bóng cơ học hóa học khi phải thực hiện qua hai lớp kim loại khác nhau trong cùng một mức. Nếu một vùng bị đánh bóng nhiều hơn vùng khác dù chỉ vài nm, nó có thể ảnh hưởng đến các lớp sau và gây ra lỗi tích lũy.

Tổng hợp của ba rủi ro này dẫn đến hậu quả nghiêm trọng nhất: tỷ lệ chip hoạt động tốt có thể thấp một cách đáng báo động. Theo ước tính của các chuyên gia, các phương pháp tương tự trong quá khứ thường chỉ đạt được yield dưới 50%, so với 70% trở lên của quy trình EUV. Điều này có nghĩa là chi phí thực tế cho mỗi con chip tốt sẽ tăng vọt lên, bù trừ phần lớn lợi ích khi không cần mua máy EUV đắt tiền.

Việc liệu Huawei có thể đưa công nghệ này vào sản xuất thương mại hay không vẫn còn là một dấu hỏi lớn, nhưng ít nhất bằng sáng chế đã cho thấy rằng con đường phát triển chip tiên tiến mà không cần EUV không còn là chuyện viễn tưởng nữa. Đó là một khả năng hoàn toàn có thật, dựa trên nền tảng khoa học vững chắc và những cải tiến kỹ thuật thông minh.